Knihovny napsané v Verilogu

picorv32

PicoRV32 – CPU RISC-V s optimalizovanou velikostí.
  • 2.5k
  • ISC

darkriscv

opensouce RISC-V cpu jádro implementované ve Verilog od nuly za jednu noc!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Verilog Ethernet komponenty pro implementaci FPGA.
  • 1.6k
  • MIT

corundum

Open source síťová karta založená na FPGA a platforma pro výpočet v síti.
  • 1.2k
  • GNU General Public License v3.0

hdl

HDL knihovny a projekty.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Malé měkké jádro RISC CPU s nízkou hmotností.
  • 1.1k

serv

SERV - CPU SERIAL RISC-V.
  • 1.1k
  • ISC

verilog-axi

Komponenty Verilog AXI pro implementaci FPGA.
  • 992
  • MIT

oh

Knihovna Verilog pro návrháře ASIC a FPGA (od aolofssona).
  • 971
  • MIT

OpenROAD

Sjednocená aplikace OpenROAD implementující tok RTL-to-GDS. Dokumentace na https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie – jádro OpenC910.
  • 844
  • Apache License 2.0

uhd

Úložiště hardwarových ovladačů USRP™.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (pomocí ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Komponenty Verilog PCI Express.
  • 713
  • MIT

open-fpga-verilog-tutorial

Naučte se navrhovat digitální systémy a syntetizovat je do FPGA pouze pomocí opensource nástrojů.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Open source ekosystém pro otevřené desky FPGA.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Open-source FPGA IP generátor (od lnis-uofu).
  • 607
  • MIT

biriscv

32bitový superskalární RISC-V CPU.
  • 598
  • Apache License 2.0

microwatt

Malé softwarové jádro Open POWER ISA napsané ve VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Zdrojové a dokumentační soubory pro projekt průmyslové kamery USB C, Toto úložiště obsahuje desky PCB, FPGA, kameru a USB spolu s firmwarem FPGA a zdrojem firmwaru ovladače USB.
  • 553

riscv_vhdl

Implementace přenosného RISC-V System-on-Chip: RTL, debugger a simulátory.
  • 519
  • Apache License 2.0

riscv-formal

Rámec formálního ověřování RISC-V.
  • 489
  • ISC

OpenTimer

Vysoce výkonný nástroj pro analýzu časování pro systémy VLSI.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! CPU RISC-V (od MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Chcete rychlejší procesor ML? Udělej si sám! -- Rámec pro hraní s vlastními operačními kódy pro urychlení TensorFlow Lite pro mikrokontroléry (TFLM)...... Online výukový program: https://google.github.io/CFU-Playground/ Referenční dokumenty naleznete na odkazu níže..
  • 393
  • Apache License 2.0

litepcie

Malé rozměry a konfigurovatelné jádro PCIe.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: Standardní knihovna šablon pro SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Autobusové mosty a další zvláštnosti.
  • 368

convolution_network_on_FPGA

Akcelerace CNN na virtex-7 FPGA s verilog HDL.
  • 345