Knihovny napsané v Verilogu
darkriscv
opensouce RISC-V cpu jádro implementované ve Verilog od nuly za jednu noc!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Open source síťová karta založená na FPGA a platforma pro výpočet v síti.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Sjednocená aplikace OpenROAD implementující tok RTL-to-GDS. Dokumentace na https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Naučte se navrhovat digitální systémy a syntetizovat je do FPGA pouze pomocí opensource nástrojů.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Open source ekosystém pro otevřené desky FPGA.
- 650
- GNU General Public License v3.0 only
microwatt
Malé softwarové jádro Open POWER ISA napsané ve VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Zdrojové a dokumentační soubory pro projekt průmyslové kamery USB C, Toto úložiště obsahuje desky PCB, FPGA, kameru a USB spolu s firmwarem FPGA a zdrojem firmwaru ovladače USB.
- 553
riscv_vhdl
Implementace přenosného RISC-V System-on-Chip: RTL, debugger a simulátory.
- 519
- Apache License 2.0
OpenTimer
Vysoce výkonný nástroj pro analýzu časování pro systémy VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Chcete rychlejší procesor ML? Udělej si sám! -- Rámec pro hraní s vlastními operačními kódy pro urychlení TensorFlow Lite pro mikrokontroléry (TFLM)...... Online výukový program: https://google.github.io/CFU-Playground/ Referenční dokumenty naleznete na odkazu níže..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Standardní knihovna šablon pro SystemVerilog.
- 369
- GNU General Public License v3.0