Knihovny napsané v Verilogu

ice-chips-verilog

IceChips je knihovna všech běžných zařízení s diskrétní logikou ve Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Dokumenty, design, firmware a software pro Haasoscope.
  • 104
  • MIT

cpus-caddr

Stroj lisp MIT CADR založený na FPGA - přepsaný v moderním verilogu - se spustí a běží.
  • 99

riscv-ocelot

Ocelot: Berkeley Out-of-order Machine s podporou V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

64x64 LED kostka založená na desce ovladače LED Colorlight 5a-75B.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy pro MiSTer.
  • 89

sdspi

Ovladač SD-Card pomocí rozhraní SPI, které je (volitelně) sdílené.
  • 88

OpenSERDES

Digitálně syntetizovatelná architektura pro SerDes využívající technologii Skywater Open PDK 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Verilog implementace jádra RISC-V (od ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Plně hardwarový Ray-Tracer v reálném čase (od tomverbeure).
  • 76

freepdk-45nm

ASIC Design Kit pro FreePDK45 + Nangate pro použití s ​​mflowgen.
  • 76

dpll

Sbírka projektů souvisejících s fázovou smyčkou (PLL).
  • 76

xenowing

"Co přijde dál? Super Mario 128? Vlastně to chci dělat."
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Referenční návrh pro Lattice ECP5 FPGA. Obsahuje rozhraní Raspberry Pi a 6 PMOD.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Řízený osciloskop pro FPGA.
  • 65

panologic

Informace o zpětném inženýrství PanoLogic Zero Client G1.
  • 64

Hazard3

3-stupňový procesor RV32IMACZb* s laděním.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

Mikroprocesor 65C02 v Verilog, malá velikost, snížený počet cyklů, asynchronní rozhraní.
  • 58

MegaCD_MiSTer

Mega CD pro MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Jádro procesoru Fraunhofer IMS. RISC-V ISA (RV32IM) s dalšími periperály pro vestavěné aplikace AI a chytré senzory.
  • 57
  • GNU General Public License v3.0

qspiflash

Sada Wishbone Controlled SPI Flash Controllerů.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

Náhrada CPLD za A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Otevřená infrastruktura přenositelnosti komponent.
  • 54
  • GNU General Public License v3.0

riscv-formal

RISC-V Formal Verification Framework (od YosysHQ).
  • 54
  • ISC

spam-1

Home Brew 8bitová hardwarová implementace CPU včetně simulace Verilog, assembleru, kompilátoru "C" a toto úložiště také obsahuje můj výzkum a učení. Viz také projekt Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Moje dokončené projekty z knihy "FPGA Prototyping by Verilog Příklady" od Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Amiga clock port na rozhraní Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Demo SoC pro SiliconCompiler..
  • 44