Knihovny napsané v VHDLu

spi-fpga

SPI master a SPI slave pro FPGA napsané ve VHDL.
  • 132
  • MIT

ethernet_mac

Tri-mode (10/100/1000) plně duplexní FPGA ethernet MAC ve VHDL.
  • 126
  • GNU General Public License v3.0

w11

Jádro CPU PDP-11/70 a SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Základní RISCV CPU podporující instrukce RV32I ve VHDL.
  • 98
  • MIT

sdram-fpga

Jádro FPGA pro jednoduchý řadič SDRAM..
  • 96
  • MIT

deniser

Výměna čipu Amiga Denise.
  • 82

dvb_fpga

RTL implementace komponent pro DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Hardwarový modul PUF (Physical Unclonable Function) pro jakékoli FPGA..
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Ukázky grafiky.
  • 77

AXI4

Ověřovací komponenty AXI4 Full, Lite a AxiStream. Komponenty ověřování AXI4 Interface Master, Responder a Memory. Komponenty pro ověření vysílače a přijímače AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Malý a na platformě nezávislý generátor skutečných náhodných čísel pro jakékoli FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Vysoce optimalizované streamovací FFT jádro založené na Baileyho 4-krokovém velkém FFT algoritmu.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Jednoduchý UART řadič pro FPGA napsaný ve VHDL.
  • 69
  • MIT

CoPro6502

Implementace FPGA procesorů BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Počítač (FPGA SoC) založený na CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

FPGA Návrh neuronové sítě pro detekci barev.
  • 44
  • MIT

catapult-v3-smartnic-re

Dokumentace desek Catapult v3 SmartNIC FPGA (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Port Apple2fpga Stephena A. Edwardse na PYNQ-Z1 (Xilinx Zynq FPGA), aby emuloval Apple II+..
  • 40

Apple-II_MiSTer

Apple II+ pro MiSTer.
  • 40

neorv32-setups

📁 NEORV32 projekty a příkladná nastavení pro různé FPGA, desky a (open-source) toolchainy..
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

IEEE 754 knihovna s pohyblivou řádovou čárkou v system-verilog a vhdl (od taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Vysoce konfigurovatelná a kompaktní varianta jádra procesoru ZPU.
  • 32

bonfire-cpu

Implementace RISC-V (RV32IM) optimalizovaná pro FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Přesunuto na: https://github.com/MiSTer-devel/C128_MiSTer] (od eriks5).
  • 30

a2i

Jádro A2I bylo použito jako univerzální procesor pro BlueGene/Q, nástupce superpočítačů BlueGene/L a BlueGene/P (od OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Přečtěte si o zpracování obrazu pomocí FPGA. Video přednášky vysvětlují algoritmus a implementaci detekce jízdních pruhů pro řízení automobilů. Skutečný hardware je k dispozici jako vzdálená laboratoř..
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Zátěžový test FPGA bez ohledu na technologii: maximální využití logiky a vysoká dynamická spotřeba energie..
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Testy pro hodnocení podpory funkcí VHDL 2008 a VHDL 2019.
  • 24
  • Apache License 2.0