Knihovny napsané v VHDLu

GAIA3

Procesor GAIA.
  • 24

RedPitaya_Acquisition

Proměňte Red Pitaya v akviziční kartu.
  • 21

spi-to-axi-bridge

Most SPI na AXI4-lite pro snadné propojení bank registrů airhdl s jakýmkoli mikrokontrolérem.
  • 21
  • Apache License 2.0

mrisc32-a1

Zřetězená, v pořadí, skalární VHDL implementace MRISC32 ISA.
  • 20

VHDL-Guide

Průvodce VHDL.
  • 20

neorv32-riscof

✔️Port RISCOF pro ověření kompatibility RISC-V ISA procesoru NEORV32.
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 Průhledný můstek Wishbone-to-SPI podporující Execute-In-Place (XIP)..
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

Jednoduchý třístupňový RISC-V CPU.
  • 19
  • MIT

karabas-128

Karabas-128. Klon ZX Spectrum 128k, založený na CPLD Altera EPM7128STC100.
  • 18
  • Do What The F*ck You Want To Public

kvm-ip-zynq

KVM over IP Gateway zaměřená na Zynq-7000 SoC.
  • 17
  • MIT

j-core-ice40

J-core SOC pro ice40 FPGA.
  • 17

fpu-sp

IEEE 754 knihovna s pohyblivou řádovou čárkou v system-verilog a vhdl.
  • 17
  • Apache License 2.0

pocket-cnn

CNN-to-FPGA-framework pro malé CNN, napsaný ve VHDL a Pythonu.
  • 16
  • Mozilla Public License 2.0

Flo-Posit

Pozitivní aritmetická jádra generovaná pomocí FloPoCo.
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

Rozhraní UART na AXI Stream napsané ve VHDL.
  • 14
  • MIT

Brutzelkarte_FPGA

Popisný kód FPGA Brutzelkarte ve VHDL.
  • 13
  • GNU General Public License v3.0 only

vunit_action

Akce VUnit GitHub.
  • 13
  • MIT

rv16poc

16bitový RISC-V důkaz konceptu.
  • 13
  • Apache License 2.0

hVHDL_example_project

Příklad projektu, který využívá mnoho nápadů a funkcí knihoven hVHDL, jako jsou matematické moduly s pevnou a pohyblivou řádovou čárkou, a má sestavení skriptů pro většinu běžných FPGA.
  • 12

ORCA-risc-v

RISC-V od VectorBlox.
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 JTAG debug transport module (DTM) - kompatibilní se specifikací RISC-V debug..
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

port Stephena A. Edwardse apple2fpga na ULX3S.
  • 12

hVHDL_fixed_point

Knihovna VHDL syntetizovatelných matematických funkcí na vysoké úrovni abstrakce pro funkce násobení, dělení a sin/cos a transformace abc na dq.
  • 10
  • MIT

neorv32-examples

Některé příklady neorv32 pro desky Intel FPGA využívající Quartus II a SEGGER Embedded Studio pro RISC-V..
  • 9

pico-png

PNG kodér, implementovaný ve VHDL.
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

vysoká úroveň knihovny VHDL s plovoucí desetinnou čárkou pro syntézu v FPGA.
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

Návrh generátoru obrázků pro reprezentaci pouliční scény. Může být použit jako samostatný design pro generátor obrazu nebo jako generátor testovacího vzoru pro obvod detekce jízdního pruhu.
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

Přednáška o FIR filtru na FPGA.
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

Jednoduchý design zaměřený na iCE40 up5k s GHDL + Yosys..
  • 7