Knihovny napsané v VHDLu

pyxhdl

Python Frontend pro VHDL a Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo pro kurz Embedded FPGA od Vincenta Claese.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX pro TRS-80 Model 100, 102, 200.
  • 7

fiate

Závada na automatickém testovacím zařízení vstřikování.
  • 6
  • Apache License 2.0

upduino-projects

Různé projekty VHDL, na kterých jsem pracoval pro Upduino v2.0 a v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Hardware videopotrubí BYU Pynq PR.
  • 6

cyc1000-rsu

Projekt vzdáleného upgradu systému FPGA CYC1000.
  • 6
  • MIT

WARP_Core

Jádro procesoru Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

propojovací sběrnice napsaná ve VHDL pro přístup k datům v modulech FPGA.
  • 5
  • MIT

video_processing

Zpracování videa v reálném čase na FPGA.
  • 4

hVHDL_gigabit_ethernet

Knihovna VHDL pro syntetizovatelný minimální gigabitový ethernet s rozhraním RGMII, minimální ethernet, ip a udp analyzátory záhlaví.
  • 4
  • MIT

minitel2.0

Sestavení moderní výpočetní jednotky ze starého minitelu pro domotické aplikace.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Otevřené hardwarové karantény Tectonics.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integrace Deep Learning Processing Unit (DPU IP) s Application Processing Unit (APU) pomocí (Zynq-7000 PS) v Xilinx Vivado Design Suite.
  • 2

es4

Kód pro Tufts ES4 Úvod do digitální elektroniky.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Midway MCR3 založené hry.
  • 2

Smallpond

Zcela nová architektura RISC vytvořená v CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Jednoduchá, parametrizovaná sinusová vyhledávací tabulka.
  • 0

VHDL_real_time_simulation

Jednoduchý projekt pro blogový příspěvek se syntetizovatelnými modely převodníků dolarů.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Toto byl finální projekt pro CS-401 Computer Architecture. Mikroprocesor byl postaven pomocí VHDL v Xilinx Vivado. Moje skupina se rozhodla postavit něco podobného GPU, které dokáže provádět mnoho jednoduchých výpočtů současně.
  • 0

EdgeDetectionAccelerator

Accelerator Image Edge Detection Accelerator na bázi FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projekt aprezentovaný pro získání zvláštní poznámky k disciplíně Circuítos Digitais, Federální technické univerzity v Paraná, kampus Apucarana..
  • 0